افزایش سرعت در سیستم اکتساب داده های چند پارامتری چهار کاناله با قابلیت ثبت هم اتفاقی (هم زمانی) رویدادهای هسته ای توسط FPGA با کاهش زمان مرده و تاخیر
محل انتشار: کنفرانس بین المللی مهندسی برق
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 666
فایل این مقاله در 12 صفحه با فرمت PDF و WORD قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICELE01_228
تاریخ نمایه سازی: 21 شهریور 1395
چکیده مقاله:
در بسیاری از سیستم های سنجشگر، تصویربرداری، کنترل صنعتی، پزشکی و هسته ای، پس از تبدیل داده های آنالوگ به دیجیتال، سرعت و دقت انتقال داده ها به پردازشگر یا رایانه بوسیله مدار واسط از اهمیت بالایی برخوردار است که توسط درگاه سری یا موازی در ادامه انتقال به سیستم PC یا پردازشگر اصلی می باشد. فاصله زمانی، لازم برای انتقال چهار دسته از داده های متوالی یکی از عوامل تاخیر و کاهش سرعت انتقال است. در این مقاله برای افزایش سرعت انتقال داده ها از تراشه ی FPGA استفاده شده است، که به کمک حافظه ی دو دهانه ای که دارای قابلیت خواندن داده های قبلی و نوشتن داده های جدید می باشد، در این حافظه بطور موقت داده ها را در خود ذخیره می کند. لذا در این مقاله با بهره برداری از این روش بویژه در سیستمهایی که داده ها کاملاً تصادفی وارد می شوند (مانند سیستمهای طیف نگاری انرژی و هسته ای) زمان تاخیر و زمان مرده را تا حد زیادی کاهش داده ایم و در نتیجه سرعت و همچنین دقت انتقال داده ها افزایش یافته است.
کلیدواژه ها:
نویسندگان
عطیه بایرامیان
کارشناس ارشد الکترونیک دانشگاه آزاد اسلامی واحد اسلامشهر، پژوهشگاه علوم و فنون هسته ای
سیدرضا هادیان امرئی
پژوهشگاه علوم و فنون هسته ای
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :