لیدا فداکار - دانشجوی کارشناسی ارشد دانشگاه علوم واحد تحقیقات پردیس بجنود
منیره هوشمند - استاد یار پایه چهار دانشگاه بین الملل امام رضا (ع)

باافزایش رشدعمومی سیستم های الکتریکی نیاز بشر برای طراحی و ارایه مدارهایی با توان مصرفی پایین و سرعت محاسبات بالا موردتوجه قرارمیگیرد درمطالعات اخیرمشاهده شده منطبق برگشت پذیرباعث کاهش توان تلف شده می باشد منطق برگشت پذیردرزمینه های رمزنویسی محاسبات کوانتومی طراحی Cmos با توان پایین و پردازش اطلاعات نوری و فناوری نانو موردتوجه قرارگرفته است بشرهمیشه سعی داشته تامداری باکمترین خطا درخروجی طراحی نماید هدف این مقاله ارایه یک مدارتمام جمع کننده برگشت پذیر باقابلیت تحمل پذیری خطا و طراحی م دار برگشت پذیر متحمل خطا گیت تافلی است که درطراحی مدارجمع کننده و مدارتافلی بااستفاده ازگیت های برگشت پذیر باخاصیت حفظ توازن درمقیاس نانومتری صورت گرفته است

منطق برگشت پذیر ، حفظ توازن ، تحمل پذیری خطا ، خروجی زائد ، ورودی ثابت و هزینه کوانتومی