Design of High performance and Low Power 16T Full Adder Cell for Sub-threshold Technology
- سال انتشار: 1394
- محل انتشار: هجدهمین کنفرانس ملی دانشجویی مهندسی برق ایران
- کد COI اختصاصی: ISCEE18_165
- زبان مقاله: انگلیسی
- تعداد مشاهده: 1012
نویسندگان
Department of Electronic Engineering, Imam Reza International University
Department of Electronic Engineering, Imam Reza International University
Department of Electronic Engineering, Imam Reza International University
چکیده
This paper presents a new structure of 1-bit full adder for sub-threshold technology. It compares full adder sub-circuits and also compares the proposed full adder with common full adders in terms of propagation delay, power consumption, power delay product and square power delay product in sub-threshold technology. HSPICE simulations show that the power dissipation, power delay product and square power delay product of the proposed 16T full adder is 5%, 16% and 20% better than the best common full adder TG, respectively. The full adder circuits are compared in 260 (mV) supply voltage.کلیدواژه ها
1-bit full adder, sub-threshold voltage technology, propagation delay, power consumptionمقالات مرتبط جدید
اطلاعات بیشتر در مورد COI
COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.