CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

تقسیم کننده فرکانسی بهینه شده TSPC در تکنولوژی 65 نانومترCMOS

عنوان مقاله: تقسیم کننده فرکانسی بهینه شده TSPC در تکنولوژی 65 نانومترCMOS
شناسه ملی مقاله: EMAA04_052
منتشر شده در چهارمین همایش پژوهش های نوین در علوم و فناوری در سال 1394
مشخصات نویسندگان مقاله:

محمدعلی زین الدینی - دانشجوی فوق لیسانس
محمد جعفر تقی زاده مروست - استاد یار، دکتری
فاطمه شیخعلیشاهی - عضو هیئت علمی، دکتری

خلاصه مقاله:
در این مقاله یک تقسیم کننده فرکانسی بهینه شده TSPC در تکنولوژی 65 نانومتر CMOS ارائه شده است. نسبت ماسفت ها به گونه ای طراحی شده است که فرکانس کاری تقسیم کننده TSPC در حالت تقسیم بر- 2 به شدت افزایش یافته و توان مصرفی نسبت به مقادیر قبلی خیلی کم شده است. تقسیم کننده فرکانسی بهینه شده TSPC با ولتاژ تغذیه 0.9 ولت و تا فرکانس بالای 100 گیگاهرتز عمل میکند. تقسیم کننده با سیگنال مربعی تا فرکانس 200 گیگاهرتز و با دیوتی سایکل 50 % مورد شبیه سازی قرار گرفته و توان مصرفی آن در بالاترین فرکانس 18.9 میکرو وات است که نسبت به مقادیر گزارش شده قبلی خیلی کمتر است.

کلمات کلیدی:
حلقه قفل شونده با فاز، تقسیم کننده فرکانسی، توان مصرفی، فرکانس کاری

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/467572/