بهینه سازی دمایی FPGA با استفاده از ترکیب روش های جایابی و مسیریابی آگاه از دما

سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 463

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEEE07_337

تاریخ نمایه سازی: 19 اردیبهشت 1395

چکیده مقاله:

در تکنولوژی سه بعدی با قرار دادن لایه ها بر روی یکدیگر، چگالی توان درون بسته افزایش می یابد و باعث ایجاد دمای بالا می شود . دمای قالب سیلیکونی باید کنترل شود زیرا بر روی تأخیر ، توان نشتی، طراحی بسته بندی و طول عمر وسیله اثر می گذارد. مدارها وقتی که داغ هستند باعث کاهش سرعت سوییچینگ ترانزیستورها می شوند که منجر به کندتر شدن عملکرد مدار می شود و طول عمر تراشه با افزایش دما به صورت نمایی کاهش می یابد. به علاوه بسته های پلاستیکی فقط می توانند دماهای پایین را تحمل کنند. از این گذشته ، توان نشتی به طور نمایی با دما افزایش پیدا می کند، که باعث ایجاد یک فیدبک مثبت بین دما و توان نشتی می شود. افزایش حرارت همچنین منجر به کاهش قابلیت اطمینان به صورت نمایی می شود. این مسائل سازندگان تراشه را وادار می کندکه از تکنیک هایی جهت کنترل دمای قالب سیلیکونی استفاده کنند. در مرحله طراحی از روش جایابی و مسیریابی آگاه از دما استفاده می شود که در این مقاله از هر دو روش به صورت همزمان استفاده گردیده که باعث شده با ترکیب روش جایابی و مسیریابی آگاه از دما در نهایت حدود 8% از دمای ماکزیمم ، 45% انحراف معیار و 30% ماکزیمم گرادیان کاهش یابد.

کلیدواژه ها:

آرایه های منطقی برنامه پذیر میدانی ، توزیع دمایی ، جایابی آگاه از دما ، مسیریابی اگاه از دما

نویسندگان

فاطمه صفاری

دانشگاه آزاد اسلامی کرمان،ایران

علیرضا زیرک

پژوهشگاه علوم و فنون هسته ای تهران ، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. Bhoj and D. Bhatia, "Thermal modeling and temperature driven ...
  • C. H. Tsai and S. M. Kang, "Cell-level placement for ...
  • K. Poon, S. Wilton, and A. Yan, "A detailed power ...
  • J. Jaffari and M. Anis, "Thermal Driven Placement for Island-style ...
  • FPGAs, " Journl of Computers, vol. 3, p. 24, 2012 ...
  • _ Garrido, and E Boemo, "Thermal testing o computers, " ...
  • on, vol. 12, pp. 310-323, 2010 ...
  • J. Clerk Maxwell, A Treatise on Electricity and Magnetism, 3rd ...
  • K. Elissa, "Title of paper if known, " unpublished. ...
  • R. Nicole, "Title of paper with only first word capitalized, ...
  • M. Young, The Technicl Writer's Handbook. Mill Valley, CA: University ...
  • نمایش کامل مراجع