طراحی یک تمام جمع کننده جدید برای کاربردهای سرعت بالا و توان مصرفی پائین در تکنولوژی 65 نانو متر سی ماس
- سال انتشار: 1394
- محل انتشار: هفتمین کنفرانس ملی مهندسی برق و الکترونیک ایران
- کد COI اختصاصی: ICEEE07_084
- زبان مقاله: فارسی
- تعداد مشاهده: 691
نویسندگان
کارشناسی ارشد، آزاد اسلامی واحد مهریز
استادیار دانشگاه آزاد اسلامی واحدمهریز
کارشناسی ارشد، شرکت بهره برداری نفت و گاز مارون
چکیده
در این مقاله به طراحی یک تمام جمع کننده تک بیتی CMOS توان پایین جدید پرداخته ایم . در این طراحی از تکنیک منطق نیمه دومینو استفاده شده است. این سلول جمع کننده جدید با جمع کننده های دینامیکی مبنی بر روش های سنتی مقایسه شده است. در این تحقیق به بررسی توان ، تاخیر و PDP و همچنین جریان نشت بار در ولتاژهای پایین در سلول های جمع کننده مختلف پرداخته ایم . در نهایت شبیه سازی های مربوط به مقایسه بین مدارهای جمع کننده به لحاظ توان، تاخیر ، و PDP نشان داده شده است. مقایسه انجام شده نشان می دهد در قسمت های مختلف جمع کننده طراحی شده بهینه تر عمل کرده است. طراحی انجام شده بر اساس تکنولوژی 65nm CMOS و استفاده از منبع تغذیه 1V اجرا شده و شبیه سازی ها توسط نرم افزار Cadence specter و Hspice صورت گرفته است. نتایج شبیه سازی نشان می دهد که مدار طراحی شده با منطق دومینو توان مصرفی کمتری دارد و دارای سرعت بیشتری است.کلیدواژه ها
دومینو ، CMOS، سلول جمع کننده، PDP ، تاخیراطلاعات بیشتر در مورد COI
COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.