پیاده سازی الگوریتم Chain Code بر روی FPGA
عنوان مقاله: پیاده سازی الگوریتم Chain Code بر روی FPGA
شناسه ملی مقاله: ACCSI09_115
منتشر شده در نهمین کنفرانس سالانه انجمن کامپیوتر ایران در سال 1382
شناسه ملی مقاله: ACCSI09_115
منتشر شده در نهمین کنفرانس سالانه انجمن کامپیوتر ایران در سال 1382
مشخصات نویسندگان مقاله:
علی ذاکرالحسینی - دانشکده برق و کامپیوتر ، دانشگاه شهید بهشتی
سیدحسن صحفی - دانشکده برق و کامپیوتر ، دانشگاه شهید بهشتی
خلاصه مقاله:
علی ذاکرالحسینی - دانشکده برق و کامپیوتر ، دانشگاه شهید بهشتی
سیدحسن صحفی - دانشکده برق و کامپیوتر ، دانشگاه شهید بهشتی
در این مقاله به بررسی نحوۀ پیاده سازی الگوریتم chain code بر روی FPGA می پردازیم. الگوریتم chaincode . یکی از الگوریتم های کد کردن تصویر می باشد که برای کد کردن لبه های یک شیء در تصویر استفاده می شود همچنین این الگوریتم می تواند عرض، ارتفاع، محیط و مساحت شیء را نیز به دست آورد . این الگوریتم در پردازش تصویر و شناسایی و مقایسۀ شیء ها و الگوها با هم کاربرد بسیاری دارد . در این پروژه ابتدا الگوریتم chain code با استفاده از VHDL که زبان توصیف سخت افزار می باشد، شبیه سازی شده و سپس برنامۀ نوشته شده به زبان VHDL بر روی مدل Spartan-II از FPGA های شرکت Xilinx پیاده سازی می شود
پردازندۀ مذکور قابلیت تولید chain code را برای یک تصویر با ابعاد حداکثر 256*256 پیکسل سیاه و سفید دارا می باشد که البته در صورت نیاز این ابعاد قابل گسترش می باشند . همچنین این پردازنده، طول، عرض، محیط و مساحت شیء موجود در تصویر را نیز علاوه بر تولید کد به دست می آورد
کلمات کلیدی: پردازش تصویر - پردازش بلادرنگ - VHDL - FPGA - Chain Code
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/45826/