A Low-power, Compact, Dynamic D-type Flip-Flop for Implementation of the Digital Delay Line in a D ecision Feedback Equalizer

سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 860

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

DCEAEM02_088

تاریخ نمایه سازی: 30 بهمن 1394

چکیده مقاله:

A low-power, dynamic, negative-edge-triggered D-type flip-flop (D-NETFF) intended for the digital delay line in a decision feedback equalizer is proposed. The performance of the D-NETFF has been compared with that of a standard, static D-type flip-flop topology employing master-slave latches in a90nm CMOS technology based on HSPICE simulations. The positive-edge-triggered equivalent of the proposed D-type flip-flop (D-PETFF) as well as the standard static flip-flop have been designed and implemented in a 2μm CMOS technology and their performance has been characterized. Comparedwith the static flip-flop, the dynamic flip flop consumes less power, operates at higher speeds, and employs a smaller number of transistors

نویسندگان

Maryam Rajabi

Department of Electrical Engineering,Islamic Azad University, Saveh, Iran

Shahriar Jamasb

Department of Biomedical Engineering,Hamedan University of Technology, Hamedan 65169, Iran

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Y.H. Kim, Y.J. Kim, T.H. Lee, and L.S. Kim, 2015. ...
  • Toifl, T., 2012. A 2.6 mW/Gbps 12.5 Gbps RX with ...
  • Hoing, M. L., Messerschmit, D. G. , 1984. Adaptive Filters, ...
  • Ji-Ren, Y., Karlsson, I., Svensson, C, 1987. A True Single-phase ...
  • نمایش کامل مراجع