Clock Delayed Domino Logic with an Efficient Variable Voltage Keeper Threshold
محل انتشار: سیزدهمین کنفرانس مهندسی برق ایران
سال انتشار: 1384
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 2,063
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE13_022
تاریخ نمایه سازی: 27 آبان 1386
چکیده مقاله:
In this work, the domino logic with the variable threshold voltage keeper which uses an efficient body bias is proposed. The generator which consists of a capacitor and a diode is based on the voltage doubler technique. In the proposed scheme, the keeper size may be increased to
improve the noise-immunity of the domino logic without significantly increasing the power and the delay. In addition, the proposed generator circuit is simple, consumes a smaller area, and operates with a single supply voltage. The results of simulation for a 0.18µm CMOS technology
shows an improvement of 18% and 59% in power and delay, respectively, for this technique compared to the standard domino logic.
نویسندگان
Amirabadi
IC Design Cenrter, ECE Department, University of Tehran
Mortazavi
IC Design Cenrter, ECE Department, University of Tehran
Afzali-kusha
IC Design Cenrter, ECE Department, University of Tehran
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :