میراسماعیل موسوی - دانشکده فنی و حرفه ای شهیدمهاجر اصفهان
فرزانه عرب پور - مدرس دانشکده فنی شهیدمهاجراصفهان

سخت افزار قابل برنامه ریزی بیشتر احساس میگردد همچنین با عرضه شدن تراشه های قابل برنامه ریزی FPGA بسترمناسبی برای کاهش زمان اجرای طرح بااستفاده ازالگوریتم بهینه مهیا شده است دراین مقاله بااستفاده اززبان VHDLاقدام به طراحی و شبیه سازی فیلتررتبه بندی بصورت بهینه نموده ایم و با استفاده ازفیلترپیاده شده درحالت میانه اقدام به حذف نویز بهبود کیفیت تصویر و همچنین افزایش سرعت اجرای الگوریتم درتراشه نموده ایم که نتایج حاصله باکمک نرم افزار متلب با یکدیگر مقایسه و تحلیل شده اند دردومین گام با استفاده ازفیلتر رتبه بندی طراحی شده است عملگرهای ساختاری پایه شامل فرسایش و افزایش را طراحی و برروی تصویر نمونه ازمایش و نتایج حاصله باهمدیگر مقایسه شده است همچنین کارایی سیستم برای اجرا درپردازش زمان واقعی بازمان اجرای ms 1.05065 برای هرفریم با کلاک 100MHZ را نمایش داده ایم

پردازش تصویر ، عملگرهای ساختاری ، فیلتر رتبه rank order filter ، مدیان فیلتر ، V HDL