الگوریتم مسیریابی متحمل خطای deadlock آزاد برای اتصال شبکه بر روی تراشه
محل انتشار: ششمین کنفرانس مهندسی برق و الکترونیک ایران
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 601
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE06_279
تاریخ نمایه سازی: 1 مهر 1394
چکیده مقاله:
در مقیاس های فن آوری، تحمل خطا یک موضوع کلیدی در ارتباط بر روی تراشه است در نتیجه این موضوع به بررسی الگوریتم های ارتباطی تحمل خطا برای استفاده در حوزه NOC می پردازد. در این مقاله، یک الگوریتم مسیریابی سازگاری متحمل خطای deadlock آزاد برای مش دوبعدی برای اتصالات داخلی NOC ارائه می شود. بخش اصلی این الگوریتم مسیریابی، بخشی است که اجازه می دهد مسیریابی بسته در یک زمان در حضور گره های معیوب و نواحی نه لزوماً مستطیلی انجام شود. الگوریتم مسیریابی ارائه شده بر اساس یک مدل گردشی اصلاح شده والگوریتم معروف XY است. اصول اولیه این الگوریتم مسیریابی شرح داده می شود، آزادی deadlock آن، عملی بودن و راندمان آن از طریق نتایج شبیه سازی اثبات می شود.
کلیدواژه ها:
شبکه بر روی تراشه (NOC) ، تحمل خطا ، سیستم های قابل تنظیم مجدد ، مسیریابی سازگار ، مسیریابی Wonmhole
نویسندگان
اصغر عسگریان
دانشجوی دکتری مهندسی برق الکترونیک دانشگاه آزاد اسلامی واحد اراک
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :