طراحی و پیاده سازی مدولاسیون و دمدولاسیون ISB در سیستم PLC دیجیتال با استفاده از تکنیکهای DSP

سال انتشار: 1378
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,978

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

PSC15_077

تاریخ نمایه سازی: 1 مهر 1386

چکیده مقاله:

سیستم PLC دیجیتال از مدولاسیون ISB برای ارسال و دریافت استفاده می کند . مدولاسیون ISB همان مدولاسیونSSB می باشد که در آن دو کانال مستقل در کنار یکدیگر گذاشته و ارسال می شوند . این مدولاسیون از نظر پهنای باند و انرژی اپتیمم می باشد . در این سیستم مدولاسیون فوق بصورت دیجیتالی و با استفاده از فیلترهای دقیق انجام می شود . در واقع عمل مدولاسیون توسط یک پردازنده DSP و فیلترهای نرم افزاری نوشته شده روی آن انجام می شود . پروسسور مورد استفاده یک پردازنده قوی بنام TMS 320 C50 می باشد . در مدولاتور نرخ نمونه برداری سیگنالهای ورودی16 KHzو سیگنال خروجی با نرخ 1600 KHz بازسازی می شود . در دمدولاتور نرخ نمونه برداری سیگنال ورودی 1600 KHz بازسازی می گردند . برای اینکه بتوان مخلوط کننده های طبقه آخر 16 KHz و سیگنالهای خروجی با نرخ را نیز بصورت نرم افزاری انجام داد از فیلترهای افزایش و کاهش نرخ نمونه برداری استفاده شده است . به این ترتیب تغییر فرکانس کاربر در PLC دیجیتالی براحتی و تنها با تغییر بخشی از نرم افزار سیستم انجام می شود . با توجه به مطلب بیان شده تولید سیستم فوق نسبت به مشاهده آنالوگ بسیار راحت تر خواهد بود . سیستم پیاده شده باتوجه به سبک برنامه های time Real نوشته شده، سخت افزار کوچکی را شامل می شود

نویسندگان

حمیدرضا حافظ عقیلی

گروه مخابرات - پژوهشگاه نیرو - ایران

امیرشهاب مجاهدی اصل

گروه مخابرات - پژوهشگاه نیرو - ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :