تمام جمع کننده کم توان پرسرعت با استفاده از تکنیک NP-CMOS
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 650
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
AEBSCONF01_119
تاریخ نمایه سازی: 6 آبان 1393
چکیده مقاله:
در این مقاله، یک جمع کننده با استفاده از تکنولوژی CMOS با مصرف توان دینامیکی محدود ارائه شده است. این طراحی بر پایه منطق NP-CMOS و دومینو، طرح ریزی شده است. این سلول با تعدادی از موارد مشابه که به گستردگی مورد استفاده قرار می گرفتند مقایسه شده. هدف اصلی این پژوهش بررسی توان، تأخیر، PDP، و عملکرد مناسب سلول های تمام جمع کننده در روش های مختلف است. نتایج شبیه سازی، برتری تمام جمع کننده مورد نظر را نسبت به دیگر مدل ها را نشان می دهد. تمامی شبیه سازی ها توسط نرم افزار Hspice، باتکنولوژی COMS و فناوری 180 نانومتر صورت گرفته.
نویسندگان
علیرضا مریدی
دانشگاه آزاد اسلامی واحد علوم و تحقیقات هرمزگان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :