ساختار جدید ترانزیستوری برای فشرده سازی آرایه های باینری
عنوان مقاله: ساختار جدید ترانزیستوری برای فشرده سازی آرایه های باینری
شناسه ملی مقاله: ICEE15_393
منتشر شده در پانزدهیمن کنفرانس مهندسی برق ایران در سال 1386
شناسه ملی مقاله: ICEE15_393
منتشر شده در پانزدهیمن کنفرانس مهندسی برق ایران در سال 1386
مشخصات نویسندگان مقاله:
سیداحمد رضوی - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
شادرخ سماوی - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
پریسا بهنام فر - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
خلاصه مقاله:
سیداحمد رضوی - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
شادرخ سماوی - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
پریسا بهنام فر - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
با پیشرفت تکنولوژی بی سیم و ارتباطات سیار، فشرده سازی داده اهمیت روزافزونی یافته است. یکی از روشهای فشرده سازی ، روش RLE است که به عنوان بخشی از الگوریتم های فشرده سازی تصویر استفاده شده است. در این مقاله، سخت افزاری در سطح ترانزیستور ارائه می شود که آرایه باینری را به صورت موازی و با تاخیر کم با استفاده از روش RLE فشرده می کند. این مدار، موازی، پیمانه ای و قابل گسترش بوده و مناسب برای سیستمهای بلادرنگ می باشد. نتایج شبیه سازی های انجام شده، دقت و صحت عملکرد مدار پیشنهادی را ثابت کرده است.
کلمات کلیدی: آرایه باینری ، فشرده سازی ، VLSI , RLE
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/25461/