شبیه سازی توان پایین یک سلول مدار تمام جمع کننده CMOS یک بیتی

  • سال انتشار: 1402
  • محل انتشار: دومین کنفرانس بین المللی پیشرفت های اخیر در مهندسی، نوآوری و تکنولوژی
  • کد COI اختصاصی: EITCONF02_013
  • زبان مقاله: فارسی
  • تعداد مشاهده: 79
دانلود فایل این مقاله

نویسندگان

مهبد زمانپور

دانشجوی کارشناسی تکنولوژی الکترونیک، دانشگاه فنی و حرفه ای پسران چمران رشت

مصطفی خشنود

دکتری برق، الکترونیک، مدرس دانشگاه چمران رشت

چکیده

مدار تمام جمع کننده در مدارهای منطقی برای محاسبات دیجیتالی استفاده میشود، سرعت و مصرف توان پارامترهای اساسی در این مدارها است، به همین دلیل پروسه ساخت مدارهای دیجیتال با کاهش مصرف توان و افزایش سرعت در تمام جمع کننده ها تحت تاثیر قرار میگیرد. تمام جمع کننده ی توان پایین بر پایه ی مبدل CMOS قرار داده شده است و با ساختار درختی برای مدارهای محاسباتی با کیفیت بالا به کار میروند. در این مقاله از ساختار شبیه سازی آبشاری استفاده خواهد شد، تا تمام جمع کننده ها را در چنین محیطی بسنجد. مدارهای مطالعه شده از لحاظ بازده انرژی، با استفاده از تکنیک پردازش ۱۸/۰ µm, CMOSبهینه شده اند. به همین خاطر تمام جمع کننده ی پیشنهادی، منطق نوسانی خوب و خروجی های بهینه ای را نشان میدهد.

کلیدواژه ها

تمام جمع کننده، CMOS، شبیه سازی، LNA و اسیلاتور

مقالات مرتبط جدید

اطلاعات بیشتر در مورد COI

COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.

کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.