فاطمه داننده - دانشجوی کارشناسی ارشد، گروه مهندسی کامپیوتر، واحد تهران شمال، دانشگاه آزاد اسلامی، تهران، ایران
یاور صفایی مهربانی - استادیار، گروه مهندسی کامپیوتر، واحد تهران شمال، دانشگاه آزاد اسلامی، تهران، ایران
رضا فقیه میرزایی - دانشیار، گروه مهندسی کامپیوتر، واحد شهرقدس، دانشگاه آزاد اسلامی، تهران، ایران

محاسبات تقریبی به عنوان یک روش نوین برای غلبه بر مشکلات تاخیر، مصرف انرژی و مساحت اشغالی مدارهای دیجیتال در نظر گرفته می شود. در این مقاله، یک سلول تمام جمع کننده تقریبی نوین ارائه می شود که مبنای طراحی آن بر اساس ترکیب سبک های منطقی CMOS استاندارد و ترانزیستور عبور است. تاخیر هر سلول در ساختار جمع کننده مواج تنها یک ترانزیستور است؛ از این رو مدار جمع کننده دارای سرعت بالایی است. از فناوری ترانزیستور اثر میدان نانولوله کربنی (CNFET) برای شبیه سازی و پیاده سازی سلول پیشنهادی استفاده می شود. شبیه سازی های جامعی با استفاده از ابزار HSPICE در برابر ولتاژهای منبع تغذیه، بارهای خروجی و دمای محیط متفاوت انجام شده است. نتایج شبیه سازی تایید می کنند که سلول پیشنهادی از نظر تاخیر، حاصل ضرب توان-تاخیر (PDP) و حاصل ضرب انرژی-تاخیر (EDP) کارآمدتر از همتایان خود است. همچنین، در سطح کاربرد، با استفاده از ابزار MATLAB از ترکیب دو تصویر برای ارزیابی کارایی سلول پیشنهادی استفاده شده است. نتایج شبیه سازی سطح کاربرد تصدیق می کند که سلول پیشنهادی عملکرد قابل قبولی دارد و تصاویر خروجی را با کیفیت مناسب برای استنباط توسط انسان تولید می کند.