ارزیابی استفاده از مدارهای VLSI در طراحی تراشه های هوشمند به کمک روش شبکه عصبی فازی

با توجه به گسترش استفاده از بستر اینترنت ، بحث افزایش امنیت در ساخت تراشه های مجتمع به منظور کاربرد در سامانه های اطلاعاتی مورد توجه قرار گرفته است . پیشرفت های اخیر در زمینه فناوری ، موجب کاهش تدریجی اندازه محصولات شده است . امروزه با روی کارآمدن وسایل قابل حملی که تامین توان آنها از باتری است ، تحقیق درباره ی کاهش توان در تراشه های مجتمع ابعاد بسیار بزرگ VLSI امری ضروری تلقی می شود و فناوری VLSI نقش اساسی در بسیاری از مدارهای پیشرفته ایفا می کند. با وجود این که در طراحی رگرسیون، VLSI، اندازه ی کوچک ، هزینه پایین ، توان مصرفی پایین ، قابلیت اطمینان بالا و کارآمدی بالاتر مدنظر است ، فرآیند طراحی ، به زمان و ریسک پذیری زیادی نیاز دارد. در این پژوهش به منظور کاهش تلفات و افزایش میزان دقت در تبادل اطلاعات در تراشه ها، روشی برمبنای بکارگیری مدارهای VLSI برپایه ترانزیستورهای اثر میدان نانولوله کربنی CNTFET به کمک روش شبکه عصبی فازی پیشنهاد می شود. در حالت کلی ، میزان رگرسیون قبل از بهینه سازی برابر با ۷۹۱۴۱.۰ و بعد از بهینه سازی براساس روش پیشنهادی برابر با ۷۹۲۷.۰ می باشد. همچنین میزان خطای هیستوگرام بدست آمده ناشی از انتقال اطلاعات در تراشه برابر با ۰۲۱.۰ می باشد که نشاندهنده دقت قابل قبول روش پیشنهادی است .

کلیدواژه ها:

مدارهای مجتمع ابعاد بسیار بزرگVLSI ، ترانزیستور اثر میدان نانولوله کربنیCNTFET ، شبکه عصبی فازی ، رگرسیون ، خطای هیستوگرام.