A New Low Power, Area Efficient ۴-bit Carry Look Ahead Adder in CNFET Technology

سال انتشار: 1401
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 165

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_MJEE-16-1_006

تاریخ نمایه سازی: 6 آذر 1401

چکیده مقاله:

In this paper, a new hybrid low-power and area efficient Carry Look-Ahead Adder in CNFET technology based on the full-swing Gate Diffusion Input (GDI) technique is proposed. The proposed CLA design in GDI logic style, not only decreases the circuit area effectively but also decreases the power consumption and delay parameters as well. The proposed design is simulated in HSPICE using the CNFET model parameters. Finally, the simulation results justify a good improvement in the circuit performance parameters such as power consumption, delay, chip size area and power-delay product (PDP) for the proposed CLA circuit.

نویسندگان

Ali Ghorbani

Faculty of Computer Engineering, Najafabad Branch, Islamic Azad University, Najafabad, Iran.

Mehdi Dolatshahi

Department of Electrical Engineering, Najafabad Branch, Islamic Azad University, Najafabad, Iran.

S. Mohammadali Zanjani

Big Data Research Center, Najafabad Branch, Islamic Azad University, Najafabad, Iran.

Behrang Barekatain

Smart Microgrid Research Center, Najafabad Branch, Islamic Azad University, Najafabad, Iran.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Y. S. Mehrabani, R. F. Mirzaee, and M. Eshghi, “A ...
  • F. Vasefi and Z. Abid, “Low power N-bit adders and ...
  • F. Sharifi, A. Panahi, M. H. Moaiyeri, H. Sharifi, and ...
  • M. Mohammadi, M. Mohammadi, and S. Gorgin, “An efficient design ...
  • P. Kumar and S. Singh, “Optimization of the area efficiency ...
  • I. Edrisi Arani and A. Rezai, “Novel circuit design of ...
  • M. Sadeghi, K. Navi, and M. Dolatshahi, “A new quantum-dot ...
  • M. M. Abutaleb, “A new static differential design style for ...
  • S. M. A. Zanjani, M. Dousti, and M. Dolatshahi, “A ...
  • S. M. A. Zanjani, M. Dousti, and M. Dolatshahi, “A ...
  • H. Taheri Tari, A. Dabaghi Zarandi, and M. R. Reshadinezhad, ...
  • M. Ghadiry, M. Nadi, H. Mohammadi, and A. Bin Abd ...
  • J. Appenzeller, “Carbon nanotubes for high-performance electronics - Progress and ...
  • S. Lin, Y. Bin Kim, and F. Lombardi, “CNTFET-based design ...
  • C. Vudadha, S. P. Parlapalli, and M. B. Srinivas, “Energy ...
  • R. F. Mirzaee, M. H. Moaiyeri, and K. Navi, “High ...
  • M. Bagherizadeh and M. Eshghi, “Two novel low-power and high-speed ...
  • Z. Abid, H. El-Razouk, and D. A. El-Dib, “Low power ...
  • M. Shoba and R. Nakkeeran, “GDI based full adders for ...
  • A. Morgenshtein, V. Yuzhaninov, A. Kovshilovsky, and A. Fish, “Full-swing ...
  • M. Sarkar, R. Sengupta, A. Basu, D. Das, P. Saswari, ...
  • and R. N. A. Kiani, F. Pourahangaryan, “A Novel CMOS ...
  • O. Al Badry and M. A. Abdelghany, “Low power ۱-Bit ...
  • M. S. Hossain and F. Arifin, “A Proposed Design of ...
  • J. P. Uyemura, “Arithmetic Circuits in CMOS VLSI,” in Introduction ...
  • نمایش کامل مراجع