بهینه سازی ترانزیستور اثرمیدان نفوذ افقی با گیت عمیق وچگالی ناخالصی ناحیه رانشی پله ای برای بهبود ولتاژ شکست و مقاومت حالت روشن

سال انتشار: 1401
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 249

فایل این مقاله در 7 صفحه با فرمت PDF و WORD قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

AISC01_030

تاریخ نمایه سازی: 16 آبان 1401

چکیده مقاله:

در این مقاله، ساختار جدیدی برای ترانزیستور اثرمیدان نفوذ افقی (LDMOS) معرفی و بهینه سازی می شود. این ساختار جدید ترانزیستور اثرمیدان نفوذ افقی دارای یک گیت عمیق و چگالی ناخالصی ناحیه رانشی پله ای است. ساختار جدید را SDDG-LDMOS نام گذاری کرده ایم . ساختار پیشنهادی با به کاربردن چگالی ناخالصی پله ای در ناحیه رانشی در مقایسه با ساختار رایج ترانزیستور باعث بهبود ولتاژ شکست و مقاومت حالت روشن شده است. در ساختار پیشنهادی از فناوری سیلیسیم بر روی عایق جزئی (PSOI) نیز استفاده شده است

کلیدواژه ها:

نویسندگان

فاطمه رضایی

دانشجوی کارشناسی ارشد دانشگاه سمنان

علی اصغر اروجی

استاد دانشکده برق و کامپیوتر دانشگاه سمنان