ورود
مقالات فارسیISIکنفرانسهاژورنالها

طراحی یک مقایسه کننده کم توان سرعت بالا با سطح اشغالی کم در فناوری فین فت ۶۵ نانومتری

محل انتشار: فصلنامه مهندسی مخابرات جنوب، دوره: 11، شماره: 44
سال انتشار: 1401
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 161

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/1494514

شناسه ملی سند علمی:

JR_JCEJ-11-44_002

تاریخ نمایه سازی: 18 مرداد 1401

چکیده مقاله:

در این مقاله، یک مدار مقایسه ­کننده جدید کم ­توان و پرسرعت به­کمک ترانزیستور اثر میدان باله ­ای (Finfet) در فناوری ۶۵ نانومتری طراحی شده است. علاوه بر این، با استفاده صحیح از قابلیت ­های فناوری Finfet، تعداد ترانزیستورها کاهش یافته و درنتیجه، سطح کمتری اشغال می ­شود. جایگزینی ترانزیستورهای MOSFET با Finfet باعث کاهش تاخیر و مصرف توان مدار شده، عملکرد کلی مدار بهبود می­ یابد. اولین نوآوری در طرح پیشنهادی این است که برای کاهش اندازه و مصرف توان، دو ترانزیستور حذف شده ­اند و گیتهای پشتی دو ترانزیستور به­صورت متقاطع قرار گرفته ­اند. نوآوری دوم، اتصال گیتهای پشتی به نقاط مناسبی از مدار است که سرعت مقایسه را افزایش می­دهد. در این مطالعه، تغذیه ۰.۸ ولت به مدار اعمال می­شود تا نشان دهد که مدار پیشنهادی با Finfet باعث کاهش تاخیر به ۲۷۲ پیکوثانیه و مصرف توان به  ۶.۷میکرووات می­شود.

کلیدواژه ها:

مقایسه کننده ، ترانزیستور اثر میدان باله ای ، سرعت بالا ، سطح کم اشغالی ، کم توان

نویسندگان

نوید سبزواری

گروه مهندسی برق، دانشگاه آزاد اسلامی واحد نجف آباد، نجف آباد، ایران مرکز تحقیقات ریز شبکه های هوشمند، دانشگاه آزاد اسلامی واحد نجف آباد، نجف آباد، ایران

محمدرضا یوسفی

گروه مهندسی برق، دانشگاه آزاد اسلامی واحد نجف آباد، نجف آباد، ایران مرکز تحقیقات ریز شبکه های هوشمند، دانشگاه آزاد اسلامی واحد نجف آباد، نجف آباد، ایران

سیدمحمدعلی زنجانی

گروه مهندسی برق، دانشگاه آزاد اسلامی واحد نجف آباد، نجف آباد، ایران مرکز تحقیقات ریزشبکه های هوشمند، دانشگاه آزاد اسلامی واحد نجف آباد، نجف آباد، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • A. Khorami and M. Sharifkhani, "A low-power high-speed comparator for ...
  • A. Baghi Rahin, V. Baghi Rahin, “A new ۲-input CNTFET-based ...
  • I. Chakraborty, A. Agrawal, K. Roy, "Design of a low-voltage ...
  • O. Aiello, P. Crovetti, M. Alioto, "Fully synthesizable low-area analogue-to-digital ...
  • Y. Wang, M. Yao, B. Guo, Z. Wu, W. Fan, ...
  • S.M.A. Zanjani, M. Dousti, M. Dolats­hahi, “Inverter‐based, low‐power and low‐voltage, ...
  • Y. Cai et al., "Endurance characteristics of negative capacitance FinFETs ...
  • V. Varshney, R.K. Nagaria, “Design and analysis of ultra-high-speed low-power ...
  • A. Baghi Rahin, V. Baghi Rahin, “Ultra low voltage and ...
  • Y.J. Chang, K.L. Tsai, Y.C. Cheng, M.R. Lu, “Low-power ternary ...
  • E. Yu, K. Heo, S. Cho, "Characterization and optimization of ...
  • S. Garg, T.K. Gupta, “A new technique for designing low-power ...
  • S. Babayan-Mashhadi, R. Lotfi, “Analysis and design of a low-voltage ...
  • G. Leung, S. Wang, A. Pan, P. Gupta and C. ...
  • R. Kuo, F. Chang, Y. King, C. Lin, "Antifuse OTP ...
  • S. Daneshgar et al., "High-power generation for mm-wave ۵G power ...
  • N. Agrawal, H. Liu, R. Arghavani, V. Narayanan, S. Datta, ...
  • X. Zhang, et. al. "Analysis of ۷/۸-nm bulk-Si FinFET technologies ...
  • A.G. Akkala, R. Venkatesan, A. Raghunathan, K. Roy, "Asymmetric underlapped ...
  • G. Pasandi, S.M. Fakhraie, "An ۸T low-voltage and low-leakage half-selection ...
  • M. Monica, P. Chandramohan, "Characterization of ۸T SRAM cells using ...
  • Y. Yang, J. Park, S.C. Song, J. Wang, G. Yeap, ...
  • N. Sharma, "Ultra low power dissipation in ۹T SRAM design ...
  • A. Guler, N.K. Jha, "Three-dimensional monolithic FinFET-based ۸T SRAM cell ...
  • M.U. Mohammed, M.H. Chowdhury, "Reliability and energy efficiency of the ...
  • M. Aghaei Jeshvaghani, M. Dolatshahi, “Design of a low-power universal ...
  • S.M.A. Zanjani, M. Dousti, M. Dolatshahi, “A new low-power, universal, ...
  • S. Chaudhuri, N.K. Jha, “۳D vs. ۲D analysis of FinFET ...
  • M. Xu et al., "Improved short channel effect control in ...
  • B. Raj, A.K. Saxena, S. Dasgupta, "Nanoscale FinFET based SRAM ...
  • R. Chang, C. Lin and M. Ker, "Design of fin-diode-triggered ...
  • S.M.A. Zanjani, N. Chamanpira, M. Dolatshahi, "Design and simulation of ...
    • نمایش کامل مراجع