بررسی مکانیزم هایی جهت بهبود کارایی در شبکه بر روی تراشه

سال انتشار: 1400
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 220

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CECCONF14_019

تاریخ نمایه سازی: 5 بهمن 1400

چکیده مقاله:

با افزایش پیچیدگی سیستم بر تراشه و کارآمد نبودن گذرگاه های الکتریکی برای تبادل داده ها با حجم بالا بین هسته های IP، ایده استفاده از شبکه تراشه بر مطرح شد.[۲] شبکه برروی تراشه معماری نسبتا جدیدی است که به علت ناکارآمدی معماری گذرگاه مشترک در سیستم برروی تراشه اخیرا بسیار مورد توجه محققین قرار گرفته است. اما بهینگی در مصرف انرژی یکی از نگرانی های طراحی شبکه برروی تراشه است .[۱] از طرفی در شبکه های روی تراشه برای رسیدن از یک گره به گره دیگر، چندین مسیر مختلف وجود دارد که می بایست با استفاده از الگوریتم های مسیریابی آگاه از ازدحام مسیری را پیدا کرد که ترافیک کمتری داشته باشد و این امر موجب کاهش میانگین تاخیر ارسال بسته ها در شبکه و بهبود کارایی شبکه گردد.[۳] لذا در این مقاله قصد داریم به مروری بر یافته های پژوهشگران جهت بهبود کارایی در شبکه بر روی تراشه بپردازیم.

کلیدواژه ها:

نویسندگان

ویدا طره

دانشجوی دپارتمان مهندسی کامپیوتر ، آموزشکده فنی وحرفه ای دختران اهواز ،دانشگاه فنی و حرفه ای استان خوزستان،ایران

منیژه نوری

مدرس دپارتمان مهندسی کامپیوتر ، آموزشکده فنی و حرفه ای دختران اهواز ،دانشگاه فنی و حرفه ای استان خوزستان ،ایران