کاهش انرژی مصرفی استاتیک با استفاده از سیستم چند FPGA ناهمگن
عنوان مقاله: کاهش انرژی مصرفی استاتیک با استفاده از سیستم چند FPGA ناهمگن
شناسه ملی مقاله: JR_ISEE-6-2_005
منتشر شده در در سال 1394
شناسه ملی مقاله: JR_ISEE-6-2_005
منتشر شده در در سال 1394
مشخصات نویسندگان مقاله:
محسن کیانی - - دانشجوی دکتری، دانشکده فنی و مهندسی، گروه کامپیوتر- دانشگاه رازی کرمانشاه- کرمانشاه- ایران
عبدالله چاله چاله - استادیار، دانشکده فنی و مهندسی، گروه کامپیوتر- دانشگاه رازی کرمانشاه- کرمانشاه- ایران
خلاصه مقاله:
محسن کیانی - - دانشجوی دکتری، دانشکده فنی و مهندسی، گروه کامپیوتر- دانشگاه رازی کرمانشاه- کرمانشاه- ایران
عبدالله چاله چاله - استادیار، دانشکده فنی و مهندسی، گروه کامپیوتر- دانشگاه رازی کرمانشاه- کرمانشاه- ایران
امروزه انرژی مصرفی در سیستم های مبتنی بر FPGA از پارامترهای مهم به شمار می آید. این پارامتر در برخی کاربردها با منبع محدود انرژی اهمیت بیشتری می یابد. انرژی مصرفی در یک سیستم شامل انرژی مصرفی استاتیک و دینامیک است. به دلیل محدودیت های یک تراشه FPGA در برخی کاربردها، از چند تراشه در کنار هم استفاده می شود. در این مقاله برای کاهش انرژی مصرفی استاتیک، استفاده از معماری ناهمگن پیشنهاد شده است و با استفاده از الگوریتم کلونی مورچه ها، وظایف بلادرنگ در یک سیستم نمونه برای هر دو حالت همگن و ناهمگن زمان بندی شده اند و نتایج هر کدام از نظر انرژی مصرفی، با تخمین از روی تعداد بلاک و زمان هر وظیفه، با هم مقایسه شده اند. برای حالتی که تعداد وظایف در هر برهه زمانی ثابت نیست، سیستم ناهمگن بطور میانگین ۱/۷ درصد در مصرف انرژی نسبت به سیستم همگن صرفه جویی داشته است.
کلمات کلیدی: انرژی مصرفی, زمان بندی وظایف, سیستم ناهمگن, کلونی مورچه ها, FPGA
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/1359979/