پیاده سازی الگوریتم رمز ۱/۵A با استفاده از کدهای قابل سنتز زبان توصیف سخت افزار Verilog

از الگوریتم رمز دنباله ای A۵/۱ برای برقراری امنیت و حفظ محرمانگی مکالمات در سیستم جهانی ارتباطات سیار و تلفن همراه (GSM) استفاده میشود. پیاده سازی سخت افزاری این الگوریتم رمزنگاری در مقایسه با پیاده سازی نرم افزاری از مزایایی چون سرعت و کارآیی بالاتر و نیز امنیت فیزیکی بیشتر برخوردار است. یکی از بسترهای مناسب برای پیاده سازی سخت افزاری الگوریتمهای رمزنگاری تراشه های FPGA است. در این پژوهش یک معماری جدید برای پیاده سازی سخت افزاری الگوریتم رمز A۵/۱ پیشنهاد شده و الگوریتم با به کارگیری زبان توصیف سخت افزار Verilog روی تراشه XC۳S۴۰۰ از خانواده Xilinx Spartan۳ پیاده سازی شده است. نتایج سنتز نشان میدهد که فرکانس پیاده سازی انجام شده MHz ۲۹۳ و گذردهی آن نیز Mbps۲۹۳ است. این نتایج بیش از ۵۵ درصد بهتر از بهترین پیاده سازیهای گزارش شده است. بنابراین در مقایسه با سایر پیاده سازیها بهبود چشمگیری داشته است و برای کاربردهای رمز سریع و در عین حال فشرده مناسب به نظر میرسد.

کلیدواژه ها:

FPGA GSM A۵/۱ ، الگوریتم رمزنگاری ، معماری پیاده سازی