طراحی و شبیه سازی دروازه های منطقی پایه و حافظه با افزاره ترانزیستور دوقطبی پیوندی نیمه هادی اکسید فلز
سال انتشار: 1400
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 244
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
STCONF04_055
تاریخ نمایه سازی: 26 مهر 1400
چکیده مقاله:
در این مقاله دروازه های منطقی پایه NOR و NAND بر اساس ترانزیستور دوقطبی پیوندی با فناوری نیمه هادی اکسید فلز ( MOS_BJT ) طراحی و شبیه سازی شده است. MOS_BJT افزارهای است که با تکنولوژی نیمه هادی اکسید فلز ( MOS ) طراحی می شود و دارای ویژگی های ترانزیستور دو قطبی در ابعاد نانومتری است. برای دروازه های منطقی این مقاله، خازن و مقاومت خروجی،سرعت و Power Delay Product (PDP) بررسی شده است. PDP برای این مدار NAND ۱.۴۵×۱۰)-۱۵) و برای مدار NOR ۱.۷۱×۱۰(-۱۵ ژول است. همچنین سرعت ساختارهای NAND و NOR به ترتیب ps ۳.۳ و ps ۵.۸ و خارن خروجی به ترتیب ff ۰.۰۹ و ff ۰.۱ و مقاومت خروجی به ترتیب ۳۷ و ۵۵ کیلو اهم محاسبه شده است. همچنین در این مقاله یک حافظه حساس به لبه( SR_Latch ) با ساختار NAND نیز طراحی شده است. تمام شبیه سازی ها در نرم افزار Silvaco در قسمت Mixed-Mode انجام شده است
کلیدواژه ها:
نویسندگان
علیرضا شکری
دانشگاه تربیت دبیر شهید رجایی
مینا امیرمزلقانی
دانشگاه تربیت دبیر شهید رجایی