طراحی یک منبع جریان با مقاومت خروجی بالا در فناوری ۱۸۰ نانومتر CMOS

هد ف از انجام این پژوهش، طراحی یک منبع جریان CMOS با مقاومت خروجی بالا می باشد. در این طراحی از تکنیک فیدبک مثبت استفاده می شود و روابط تحلیلی همراه با نتایج شبیه سازی ارائه می شود. روش افزایش بهره استفاده شده در این مدار، ۱۰ باعث افزایش مقاومت خروجی می شود. افزایش بهره توسط یک تقویت کننده عملیاتی دوطبقه انجام می شود. طراحی مدار آینه جریا ن در تکنولوژی μm ۰/۱۸ و با ولتاژ تغذیه ۱/۸ ولت در نرم افزار Cadence انجام می شود. مدار پیشنهادی با تعدادی از مدارهای رایج مقایسه شده است . نتایج شبیه سازی بیانگر کارایی بالای روش پیشنهادی است

کلیدواژه ها:

منبع جریان ، فیدبک مثبت ، مقاومت خروجی