یک سلول XOR جدید دو ورودی مبتنی بر CNTFET با توان نشتی فوق العاده پایین برای تمام جمع کننده های ولتاژ پایین و توان پایین

سال انتشار: 1398
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 348

فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JIPET-10-37_002

تاریخ نمایه سازی: 2 شهریور 1400

چکیده مقاله:

گیت XOR یکی از بلوک های سازنده پایه در یک مدار تمام جمع کننده می باشد که بهبود عملکرد آن می تواند به یک تمام جمع کننده بهبود یافته منجر شود. بدین منظور، در این مقاله، یک سلول XOR جدید ولتاژ پایین مبتنی بر ترانزیستور های اثر میدان نانو لوله کربنی (CNTFET) پیشنهاد شده است. اهداف طراحی اصلی برای این مدار جدید، اتلاف توان کم، جریان نشتی پایین و سوئینگ ولتاژ کامل در یک ولتاژ تغذیه کم (Vdd = ۰.۵ V) می باشد. چندین مدار XOR به طور کامل با استفاده از HSPICE با تکنولوژی های ۳۲nm CMOS و ۳۲nm CNTFET در یک ولتاژ تغذیه کم شبیه سازی شده اند. مدار XOR پیشنهادی با مدارهای قبلا شناخته شده مقایسه شده و عملکرد ممتاز آن نشان داده شده است. شبیه سازی ها نشان می دهند که XOR ولتاژ پایین جدید، تلفات توان کمتر، جریان نشتی کمتر و PDP کوچکتری در مقایسه با سایر مدارات XOR قبلی دارد و نسبت به تغییرات پروسه مقاوم می باشد. براساس نتایج بدست آمده در ولتاژ تغذیه ۰/۵ ولت، فرکانس ۲۵۰ مگا هرتز و خازن بار ۳/۵ فمتو فاراد، XOR پیشنهادی تاخیر انتشار برابر ۱۴۹/۰۵ پیکو ثانیه، توان مصرفی ۷۱۶/۷۲ پیکو وات، توان نشتی ۱/۲۵ پیکو وات و PDP برابر ۲۱-۱۰×۱۰/۶۸۳ ژول از خود نشان می دهد. XOR پیشنهادی می تواند به خوبی در مدارات جمع کننده ولتاژ پایین و توان پایین استفاده شود.

کلیدواژه ها:

سلول XOR ، ترانزیستور اثر میدان نانو لوله کربنی (CNTFET) ، نشتی فوق العاده پایین ، تمام جمع کننده ، حاصلضرب تاخیر در توان (PDP)

نویسندگان

امیر باغی رهین

مربی – گروه مهندسی برق، واحد سردرود، دانشگاه آزاد اسلامی، سردرود، ایران

وحید باغی رهین

مربی – گروه مهندسی برق، واحد سردرود، دانشگاه آزاد اسلامی، سردرود، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. Lin, Y.B. Kim, F. Lombardi, “A novel CNFET based ...
  • A. Baghi Rahin, V. Baghi Rahin, “Ultra-low-voltage and high-speed ۱-bit ...
  • A. Baghi Rahin, V. Baghi Rahin, “Ultra low voltage and ...
  • K. Navi, S. Sayedsalehi, R. Farazkish, M. Rahimi Azghadi, “Five-input ...
  • A.K. Abu El-Seoud, M. El-Banna, M.A. Hakim, “On modelling and ...
  • M.H. Moaiyeri, R. Faghih Mirzaee, K. Navi, A. Momeni, “Design ...
  • S. Subash, M. H. Chowdhury, “Mixed carbon nanotube bundles for ...
  • G. Cho, Y.B. Kim, F. Lombardi, “Performance evaluation of CNFET-based ...
  • A. Chandrakasan, S. Sheng, R. Brodersen, “Low-power CMOS digital design”, ...
  • U. Ko, P.T. Balsara, W. Lee, “Low-power designs techniques for ...
  • M. Suzuki, K. Shinbo, T. Yamanaka, A. Shimizu, K. Sasaki, ...
  • N. Zhuang, H.Wu,“Anew designof the CMOS full adder”, IEEE Journal ...
  • J. Wang, S. Fang, W. Feng, “New efficient designs for ...
  • M.A. Valashani and S. Mirzakuchaki, “A novel fast, low-power and ...
  • S.S. Hatefinasab, “CNTFET-based design of a high-efficient full adder using ...
  • P.L. McEuen, M. Fuhrer, H. Park, “Single-walled carbon nanotube electronics”, ...
  • Y. Bok Kim, Y.B. Kim, F. Lombardi, “Novel design methodology ...
  • A. Raychowdhury, K. Roy, “Carbon nanotube electronics: design of high-performance ...
  • A. Javey, J .Guo, D. Farmer, Q. Wang, E.Yenilmez, R.Gordon, ...
  • A. Javey, R. Tu, D.B. Farmer, J. Guo, R.G. Gordon, ...
  • P. Deb, A. Majumder, “Leakage reduction methodology of ۱-bit full ...
  • J. Deng, H.S.P. Wong, “A compact SPICE model for carbon-nanotube ...
  • J. Deng, H.-S.P. Wong, “A compact SPICE Model for carbon-nanotube ...
  • K.El Shabrawy, K. Maharatna, D. Bagnall, B. M. Al-Hashimi, “Modeling ...
  • H. Shahidipour, A. Ahmadi, K. Maharatna, “Effect of variability in ...
  • نمایش کامل مراجع