طراحی مقایسه گر با آفست پایین در مبدل آنالوگ به دیجیتال سیکلیک دوازده بیتی
محل انتشار: فصلنامه مهندسی مخابرات جنوب، دوره: 10، شماره: 38
سال انتشار: 1399
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 214
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_JCEJ-10-38_003
تاریخ نمایه سازی: 19 تیر 1400
چکیده مقاله:
در این مقاله یک مبدل آنالوگ به دیجیتال ستونی-موازی با سرعت بالا و با رزولیشن ۱۲ بیت دارای اندازه کوچک در دو طرف سنسور تصویرپیشنهاد شده است. همچنین در این مقاله یک مقایسه کننده با افست پایین پیشنهاد شده است. روشی برای تسریع سرعت تبدیل با استفاده از همزمان کردن متغیرها (کلاک متغیر) و خازنهای نمونه برداری توسعه داده شده است. تقویت کننده بار پیکسلی به حساسیت نوری ۱۹/۹ V/lxsدست می یابد.اندازه کامل سیگنال در خروجی پیکسل ۱/۸ V در منبع تغذیه ۳/۳-V است و میزان نویز ۱.۸ اندازه گیری شده است و دامنه پویای سگنال حاصل شده ۶۰db است. در نهایت این مدار با نرم افزار HSPICE شبیه سازی شد و نتایج قابل قبولی بدست آمده است.این مدار با ولتاژ۳.۳ نیاز دارد و در تکنولوژی ۰.۳۵ میباشد.توان مصرفی ۱۱ میلی وات وSFDR معادل ۶۶ دسی بل و THDمعادل -۲ و SNDRمعادل ۴۰ دی بی است.
کلیدواژه ها:
نویسندگان
اصغر ابراهیمی
عضو هیات علمی دانشگاه آزاد اسلامی
مینا شیرالی
گروه برق، دانشگاه آزاد اسلامی واحد بوشهر،بوشهر،ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :