طراحی و پیاده سازی کم توان ASIC برای عملگر گسترش در پردازش تصویر دودویی در تکنولوژی CMOS

پردازش ریخت شناسی بیدرنگ از مهمترین تکنیک های آنالیز و بررسی اشکال موجود در یک تصویر است و از کاربردهای آن می توان به آشکارسازی لبه، حذف نویز، ناحیه بندی و هموارسازی تصویر اشاره کرد. از آنجا که در بسیاری از کاربردهای پردازش تصویر، نیاز به پردازش های ریخت شناسی داریم، پژوهش های زیادی برای پیاده سازی بیدرنگ عملگرهای ریخت شناسی صورت گرفته است. این ساختار با استفاده از کد VERILOG HDL در تکنولوژی μm CMOS؛ ۰.۱۸ پیاده سازی می گردد. در این مقاله یک روش جدید برای پیاده سازی و اجرای سریع ملگر گسترش ریخت شناسی با استفاده از معماری خط لوله ای تمو جی ترکیبی ارائه می شود. این معماری نسبت به معماری خط لوله ای معمولی دارای سرعت بالاتر، پیچیدگی سخت افزاری کمتر، سطح اشغالی کمتر و توان مصرفی پایین تر است. این تراشه ها قادرند یک تصویر با ابعاد ۱۰۲۴x۱۰۲۴ را با استفاده از یک عنصر ساختاری ۲۱x۲۱ در مدت ۲۵۶.۵۶μs فراخش دهند و تا فرکانس ۵.۸۸۲GHz و ۴.۱۶۷GHz کار کنند. توان مصرفی در فرکانس ۴.۱۶۷GHz با منبع تغذیه ۱.۸v برابر ۵۹۷mW و ۴۷۸mW و سطح تراشه ها برابر ۰.۱۱۸ mm^۲ و ۰.۰۸۷mm^۲ است.

کلیدواژه ها:

، CMOS ، گسترش ، ریخت شناسی ASIC ، OFOC