طراحی مقایسه کننده مجموعه پیمانه ی {۲n+۱−۱,۲n−۱,۲n} در سیستم اعداد مانده ای به روش تفریق و تعیین علامت با هدف کاهش پیچیدگی زمانی

ویژگی عدم انتشار رقم نقلی بین پیمانهای در سیستم اعداد مانده ای باعث گردیده است تا این سیستم کاربرد گسترده ای در پردازشهای سریع، موازی سازی و تحمل پذیری خطا داشته باشد. در مقایسه با سایر سیستمهای عددی، در سیستم اعداد مانده ای برخی عملیات مانند جمع، تفریق و ضرب بسیار سریع بوده و پیچیدگی کمتری دارند. بنابراین کاربردهای فراوانی در پردازش سیگنال دیجیتال، رمزنگاری و پردازش تصاویر دیجیتال دارد. از طرفی برخی از این کاربردها نیازمند مقایسه در عملیات خود هستند. به دلیل بی وزن بودن سیستم اعداد مانده ای پیاده سازی مقایسه کننده همواره مشکل و پرهزینه بوده ست. از این رو مطالعات و تحقیقات جامع و بسیاری در زمینه ی طراحی مقایسه کننده ها برای سیستم اعداد مانده ای انجام شده است. روشها و الگوریتم های قدیمی اغلب نیازمند جدولهای بررسی بودند و یا از پیمانه ی افزونه استفاده میکنند. در حالی که رویکردهای جدیدتر از روشهای محاسباتی و مبدل برعکس بهره مند میگیرند. اکثر این روشها برای مجموعه پیمانه ی {۲n+۱−۱,۲n−۱,۲n} معرفی شده اند. در این پژوهش روش مقایسه ی جدیدی مبتنی بر تفریق و تعیین علامت برای مجموعه پیمانه ی{۲n+۱−۱,۲n−۱,۲n} که دارای بازه ی دینامیکی بزرگتری است معرفی شده است. مدار مقایسه کننده ی پیشنهادی با استفاده از زبان توصیف سخت افزار )VHDL( در نرم افزار Xilinx ISE Design Suite ۱۴.۷ شبیه سازی شده است. نتایج حاصل از شبیه سازی بیانگر بهبود ۱۶.۸۵ و ۳۱.۹۴ درصدی به طور میانگین به ترتیب در تاخیر و مساحت مصرفی است.

کلیدواژه ها:

سیستم اعداد مانده ای ، مقایسه کننده ، تعیین علامت ، مبدل برعکس