طراحی و تولید یک کد احراز اصالت سخت افزاری با استفاده از تابع فیزیکی کپی ناپذیر داور و مدار مولد اعداد تصادفی بر روی تراشه FPGA

سال انتشار: 1398
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 378

فایل این مقاله در 14 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_PADSA-7-4_004

تاریخ نمایه سازی: 30 فروردین 1399

چکیده مقاله:

یکی از چالش های مهم در امنیت سخت افزار مقابله با کپی سازی و استفاده از سخت افزارهای جعلی به­جای سخت افزارهای اصلی و واقعی است. یکی از موثرترین روش های مقابله با این نوع حملات و محافظت از اصالت و امنیت فیزیکی بستر پیاده سازی الگوریتم های رمزنگاری، استفاده از توابع کپی­ناپذیر فیزیکی یا پاف است. در این مقاله تحقق عملی یک پاف سیلیکونی مبتنی بر مالتی پلکسر موسوم به پاف داور بر روی تراشه های FPGA از خانواده Xilinx و ایجاد یک کد تصادفی سخت افزاری برای احراز اصالت تراشه گزارش شده است. ابتدا با استفاده از پاف، یک هسته اولیه 32 بیتی تصادفی تولید شده که از آن به عنوان مقدار اولیه یک شیفت رجیستر با بازخور خطی استفاده شده است. پس از آن با پیاده سازی یک مولد اعداد تصادفی مبتنی بر نوسان سازهای حلقوی بر روی تراشه FPGA، جمع انحصاری خروجی های به دست آمده از شیفت رجیستر و مولد اعداد تصادفی و تصحیح دنباله خروجی با استفاده از تصحیح­کننده وان نیومن یک کد 64 بیتی برای شناسایی منحصربه فرد تراشه پیاده سازی تولید شده است. طرح پیاده سازی­شده به گونه ای است که کد تولیدشده به عنوان امضای پاف را غیرقابل کپی سازی، غیرقابل مدل سازی و غیرقابل بازسازی می سازد. نتایج پیاده سازی نشان داد که با استفاده مدار ذکرشده و مصرف تقریبا 15 درصد از سطح تراشه بورد استاندارد حملات کانال جانبی موسوم به ساکورا حاوی تراشه XC6SLX75 Spartan-6، قادر به تولید یک کد 64 بیتی تصادفی برای شناسایی تراشه و استفاده از آن در پروتکل های احراز هویت به منظور تائید اصالت سخت افزار هستیم.

کلیدواژه ها:

امنیت سخت افزار ، تابع کپی ناپذیر فیزیکی ، مولد اعداد تصادفی سخت افزاری ، پیاده سازی FPGA

نویسندگان

مسعود معصومی

استادیار دانشگاه آزاد اسلامی واحد اسلامشهر

علی دهقان منشادی

دانشگاه تربیت مدرس

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • R. Maes, Physically Unclonable Functions: Constructions, Properties and Applications, Ph. ...
  • H. Handschuh, S. Geert-Jan, and P. Tuyls, Hardware Intrinsic Security ...
  • M. Platonov, SRAM-Based Physical Unclonable Function on an Atmel ATmega ...
  • V. Van der Leest, G.-J. Schrijen, H. Handschuh, and P. ...
  • J.-L. Zhang, A Survey on Silicon PUFs and Recent Advances ...
  • C.-H. Chang, Y. Zheng, and L. Zhang, A Retrospective and ...
  • J. Guajardo, S. S. Kumar, G. Schrijen, and P. Tuyls, ...
  • N. Beckmann and M. Potkonjak, Hardware-Based      Public-Key Cryptography with Public ...
  • L. Bolotny and G. Robins, Physically Unclonable  Function-Based Security and ...
  • F. Armknecht, R. Maes, A.-R. Sadeghi, B. Sunar, and P. ...
  • L. Lin, S. Srivathsa, D. K. Krishnappa, P. Shabadi, and ...
  • M. Z. Shahrak, Secure and Lightweight Hardware Authentication Using Isolated ...
  • J. Delvaux and I. Verbauwhede, Side Channel Modeling Attacks on ...
  • M. Usmani, Applications of Physical Unclonable Functions on ASICS and ...
  • W. Stallings, Cryptography and Network Security, 5th Ed., Pearson, 2014. ...
  • S. Katzenbeisser, U. Kocaba, V. Rozic, A. R. Sadeghi, and ...
  • J. Guajardo, S. S. Kumar, G. J. Schrijen, and P. ...
  • S. Kumar, J. Guajardo, R. Maes, G.-J. Schrijen, and P. ...
  • T. Machida, D. Yamamoto, M. Iwamoto, and K. Sakiyama, A ...
  • R. Maes, A. Van Herrewege, and I. Verbauwhede, PUFKY: A ...
  • G. E. Suh and S. Devadas, Physical Unclonable Functions for ...
  • A. Cherkaoui, V. Fischer, A. Aubert, and L. Fesquet, Comparison ...
  • S. Gujja, Temperature Variation Effects on Asynchronous PUF Design Using ...
  • K. B. Frikken, M. Blanton, and M. J. Atallah, Robust ...
  • M. Barbareschi, et al., A PUF-based Hardware Mutual Authentication Protocol, ...
  • T. E. Tkacik, A Hardware Random Number Generator, Proc. of ...
  • M. Epstein, L. K. Hars, H. Z. Raymond, Design and ...
  • M. Dichtl and D. J. Golic, High-Speed True Random Number ...
  • W. P. Kohlbrenner, The Design and Analysis of a True ...
  • B. Sunar, W. J., Martin, and D. R. Stinson, A ...
  • A. Rukhin, A Statistical Test Suite for Random and Pseudorandom ...
  • https://sourceforge.net/projects/randomanalysis/ ...
  • نمایش کامل مراجع