طراحی مدار جدید تمام جمع کننده برگشت پذیر با قابلیت تحمل پذیری خطا با مقیاس نانومتری

با کوچک شدن ابعاد و مجتمع سازی ادوات محاسباتی (ترانزیستورها و گیت ها) یکی از مشکلاتی که ایجاد می شود اتلاف انرژی می باشد. در مطالعات اخیر مشاهده شده منطق برگشت پذیر نقش مهمی در محاسبات کارآمد انرژی ایفا می کند. منطق برگشت پذیر در زمینه های محاسبات کوانتومی، طراحی Cmos با توان پایین و پردازش اطلاعات نوری و فناوری نانو مورد توجه قرار گرفته است.یکی از مواردی که همیشه بشر سعی در کاهش آن داشته است کاهش خطا در خروجی مدارها می باشد تا خروجی واقعی با خروجی مورد نیاز تفاوتی نداشته باشد. هدف این مقاله ارائه یک مدار تمام تفریق کننده برگشت پذیر با قابلیت تحمل پذیری خطا می باشد. این طراحی با گیت های برگشت پذیر حفظ توازن در مقیاس نانومتری صورت گرفته است. در این طراحی با بهبود پارامترهایی مانند تعداد گیت، هزینه کوانتومی، خروجی زائد و ورودی ثابت توان مصرفی را کاهش داد.

کلیدواژه ها:

منطق برگشت پذیر ، تحمل پذیری خطا ، خروجی زائد ، ورودی ثابت و هزینه کوانتومی